인텔, 나노미터 빼고 기술 혁신 집중…“무어법칙 이어간다”

27일 인텔 엑셀러레이티드 기자간담회

펫 갤싱어 CEO “비교 불가한 혁신 활용”

공정 명칭과 기술력 불일치…완전한 정보 제공

팻 겔싱어(Pat Gelsinger) 인텔 CEO가 26일(현지시간) 인텔 액셀러레이티드(Intel Accelerated) 웹캐스트 행사에서 인텔의 향후 공정 및 패키징 기술 로드맵에 대해 설명하고 있다.ⓒ인텔

인텔이 적극적인 투자와 연구개발(R&D)을 통해 시스템과 파운드리 등 반도체 전 분야에서기술 리더십 확보에 나선다. 특히 나노미터에 기반한 반도체 공정명을 과감히 떼어내고 새로운 명칭을 도입해 명확한 프레임워크를 제공한다는 계획이다.

권명숙 인텔코리아 대표는 27일 열린 ‘인텔 액셀러레이티드(Intel Accelerated)’ 행사 관련 국내 매체 대상 온라인 기자 간담회에서 “반도체 수요와 고객의 다양한 니즈에 대응해 글로벌 반도체 리더십 강화를 지속할 것”이라고 밝혔다.

앞서 인텔은 이날 인텔 엑셀러레이티드 행사를 열고 향후 로드맵과 신기술을 대거 공개했다.

이 자리에서 팻 겔싱어(Pat Gelsinger) 인텔 최고경영자(CEO)는 “인텔은 트랜지스터에서 시스템 레벨까지 기술 진보를 제공하기 위해 비교 불가한 혁신들을 활용하고 있다”며 “주기율표의 모든 원소가 고갈될 때까지 인텔은 무어의 법칙을 지속해 나갈 것이며 실리콘의 마법과 같은 혁신을 거침없이 추구할 것이다”라고 말했다.

인텔은 ▲인텔 7 ▲인텔 4 ▲인텔 3 ▲인텔 20A로 명명된 새로운 반도체 공정 명칭을 공개했다. 기존 나노미터에 기반한 공정 명칭이 기술력을 제대로 반영하지 못한다는 판단에서다.

권명숙 인텔코리아 사장이 27일 열린 온라인 기자간담회에서 발표하고 있다.ⓒ인텔

인텔 측은 “오늘날 업계에서 사용하는 다양한 이름과 번호를 사용하는 방식은 더 이상 특정 측정값을 의미하지 않는다”며 “전력 효율과 성능의 균형을 최대로 유지하는 방법에 대한 완전한 정보를 제공하지 못 한다”고 설명했다.

이어 “인텔은 공정 로드맵을 공개하면서 공정 성능, 전력, 면적 등 핵심 기술 매개변수를 바탕으로 새로운 명명 방법을 소개하고 있다”며 “하나의 노드에서 다음 노드로 명칭을 붙일 경우 일반적으로 개선된 사항을 전체적으로 평가한 결과를 반영한다”고 덧붙였다.

인텔의 이같은 행보는 파운드리 시장에서의 기술력 논란을 불식시키 위한 전략으로 풀이된다. 인텔은 파운드리 재진출 발표 후 업계에서 미세공정 경쟁력이 부족하다는 이유로 삼성전자와 대만 TSMC 보다 뒤쳐져 있다는 평가를 받아왔다.

인텔은 기술혁신을 위해 글로벌 반도체 장비 업체 ASML과의 협력 강화에도 나선다. 인텔은 향 차세대 극자외선(EUV) 장비 ‘High NA(High Numerical Aperture)’를 업계 최초로 도입할 예정이다.

나승주 인텔코리아 상무는 “High NA EUV는 훨씬 정교한 패턴을 그릴 수 있는 차세대 장비”라며 “인텔과 ASML은 차세대 EUV를 정의하고 배치하는 모든 과정에서 협력해 업계 최초로High NA EUV 제품을 도입할 예정”이라고 설명했다.

한편 이번 발표에서는 현재까지 발표된 내용 중 가장 상세히 공정 및 패키징 기술 로드맵을 공개했다. 10년 여 만에 처음 선보이는 새로운 트랜지스터 아키텍처인 리본펫(RibbonFET) 발표 외에도 업계 최초 후면 전력 공급 방식인 파워비아(PowerVia)를 공개했다.