SK하이닉스 부사장 "품질·수율·TTM이 1등 HBM 기술 경쟁력"

'SK 서밋 2024'서 '새 국면에 접어든 HBM 시장에 대한 SK hynix 준비 현황 및 방향' 발표

"품질·수율·TTM, 기술·스크린 어빌리티·대량 양산 노하우로 해결"

"커스텀 HBM부터는 고객-SK하이닉스-TSMC 협업 고도화"

박문필 SK하이닉스 HBM PE 담당(부사장)이 5일 열린 'SK 서밋 2024'에서 '새 국면에 접어든 HBM 시장에 대한 SK hynix 준비 현황 및 방향' 발표를 하고 있다.ⓒ데일리안 조인영 기자

SK하이닉스가 'HBM 회사'로 불릴만큼 HBM(고대역폭메모리) 시장에서 독보적인 경쟁력을 유지할 수 있었던 배경으로 품질, 수율(양품 비율), 제품 출시 소요 기간(Time to Market)을 꼽았다.

박문필 SK하이닉스 HBM PE 담당(부사장)은 5일 열린 'SK 서밋 2024'에서 '새 국면에 접어든 HBM 시장에 대한 SK hynix 준비 현황 및 방향' 발표를 통해 이 같이 말했다.

품질의 경우, 만약 제품 어느 한 곳에 결함(Defect)이 떨어져 불량이 났다고 한다면 (코어 다이) 16개가 다 죽게 되는 셈으로, 이는 막대한 손실비용을 야기한다고 박 부사장은 설명했다.

그는 엔비디아 AI 가속기를 예로 들면서, 슬라이스 하나의 결함 발생은 곧 7만 달러(9653만원)어치의 AI 가속기에 문제로 이어지게 된다고 말했다.

수율 제고도 중요 문제로 언급했다. HBM 16단을 예로 들면 웨이퍼·스택(stack)·KGSD(Known Good Stacked Die) 수율을 곱한 결과가 50% 미만일 때 D램 산업에서는 수익이 나오지 않는 숫자로 본다. 이 숫자를 끌어올리는 것이 메모리 제조사의 과제다.

TTM을 최소화하는 것도 요구된다. 팹 공정→웨이퍼 테스트&인증→스택→KGSD 테스트&인증→OSAT(반도체 패키지 테스트, SiP 빌드)→SLT with SiP&인증→고객 평가 과정까지 HBM이 통상 5개월 걸린다고 봤을 때, 문제가 발생해 절차를 다시 밟게 되면 기간은 1년으로 늘어난다. 고객사나 제조사나 부담이 커진다.

박 부사장은 "개발 난도가 굉장히 높아 DDR5/LPDDR5과 비교해 개발 사이클 이슈가 있다"고 말했다.

이같은 3개 과제(품질·수율·TTM)를 SK하이닉스는 그간 축적한 역량을 바탕으로 해결해오고 있다고 박 부사장은 강조했다. 이는 크게 선단 D램 공정·패키징을 기반으로 한 ▲기술 SK하이닉스가 자체적으로 진행하는 ▲검사 솔루션(스크린 어빌리티) ▲대량 양산 노하우 등으로 나뉜다.

박 부사장은 "어디가 최적점인가, 이 정도 수율과 이 정도의 테스트 스크린을 하면 수요를 맞출 수 있는가 등을 굉장히 많이 시험하고 최적화하는 것"이라고 설명했다. 이어 "비용도 들고 여러 어려운 점도 있지만 스크린 어빌리티 최적화를 통해 문제될 것들만 스크린(검사)하는 능력을 많이 쌓았다"고 덧붙였다.

박문필 SK하이닉스 HBM PE 담당(부사장)이 5일 열린 'SK 서밋 2024'에서 '새 국면에 접어든 HBM 시장에 대한 SK hynix 준비 현황 및 방향' 발표를 하고 있다.ⓒ데일리안 조인영 기자

TTM도 최대한 줄이기 위해 주로 앞공정 테스트에서 문제를 잡아낸다고 박 부사장은 설명했다. 그는 "KGSD에서 테스트하고 검증할 때 그 앞단에서 굉장히 많은 것을 잡는다. 그래서 뒤로 가지 않아도 이런 취약점을 찾을 수 있는 노하우가 많이 쌓였다"고 강조했다.

6세대 HBM인 HBM4부터는 엔비디아-TSMC과의 협업이 더욱 고도화될 것으로 전망했다. 커스텀(Custom) HBM부터는 고객 IP&시스템 디자인, 로직 파운드리&후공정(OSAT) 기술 협력이 더욱 활발해질 것으로 예상되기 때문이다.

커스텀 HBM은 용량과 대역폭, 부가 기능 등 고객의 다양한 요구를 반영해 성능을 최적화한 제품을 말한다.

박 부사장은 "고객의 IP가 들어옴으로써, 원래 HBM 하면서 쌓여있는 IP나 노하우는 SK하이닉스에 집어넣고 고객은 고객이 원하거나 자사에 유리한 IP를 탑재해 고객사마다 가장 최적화된 메모리를 만들어가는 사업이 될 것"이라고 말했다.

커스텀 HBM으로 HBM 패러다임이 확장되면서 고객-메모리-파운드리간 협업은 DFT(design for test), 모든 결함 분리(all around fault isolation), 3가지 협업(미래를 위한 최고 수준의 팀 구성) 등으로 세분화될 것으로 예상했다. 결과적으로 디자인 단계부터 함께 참여하면서 불량 발견·해결에서 시너지가 날 것이라는 기대다.

끝으로 박 부사장은 "고객 IP와 우리 IP 즉, D램 메모리 테스트와 고객 SOC 테스트간 컨버전스를 설계 단계부터 잘 이끌어내면 개발하는 데 큰 무리 없이 시장이 원하는 제품을 만들 수 있을 것"이라고 말했다.