아주대·삼성종합기술원 연구팀, '반도체 고집적화' 핵심 신기술 개발

'선택적 원자층 증착(AS-ALD)' 기술, 업계 주목

특정 기업 독점 'EUV 장비' 없이도 패터닝 가능해져

아주대 공동 연구팀의 새로운 선택적 원자층 증착(AS-ALD) 공정을 통해 붉은색의 산화알루미늄(Al2O3)이 이산화지르코늄(ZrO2)의 누설전류 경로인 그레인 경계에만 형성된 것을 표현한 그림. 이 기술을 통해 DRAM 소자에서 데이터 손실을 최소화하면서 저장 능력을 극대화할 수 있을 것으로 예측된다. ⓒ아주대 제공

국내 연구진이 선택적 원자층 증착을 통해 반도체 공정의 정밀도를 높일 수 있는 기술을 개발했다. 이에 미세화·고집적화가 진행되고 있는 차세대 반도체 소자 분야의 공정에서 중요하게 활용될 수 있을 전망이다.

16일 아주대학교는 오일권 교수(지능형반도체공학과·전자공학과)와 삼성종합기술원(Samsung Advanced Institute of Technology, SAIT) 공동 연구팀이 반도체 박막 증착의 정밀도를 높일 수 있는 선택적 원자층 증착 기술을 개발하는 데 성공했다고 밝혔다.

반도체 공정에서의 선택적 원자층 증착(Area-Selective Atomic Layer Deposition, AS-ALD)이란, 반도체 기판의 특정 표면에서만 증착이 이뤄지도록 조절하는 기술이다. 이 기술을 활용하면 반도체 기판의 원하는 위치에, 필요한 물질만을 입힐 수 있다.

기존에 널리 활용돼 온 원자층 증착(Atomic Layer Deposition, ALD) 공정은 기판 전체에 균일한 박막을 형성하는 방식으로, DRAM과 낸드플래시 같은 메모리 그리고 비메모리 반도체(시스템 반도체) 공정에서 널리 활용되고 있다.

그러나 최근 반도체 소자의 미세화와 고집적화가 진행됨에 따라, 공정의 수와 제조 비용을 줄이고 오류 가능성을 낮춰 정밀도와 효율성을 높이기 위해 원하는 영역에만 선택적으로 박막을 형성하는 기술이 필수적으로 요구되고 있다. 이에 선택적 원자층 증착 기술(AS-ALD)이 가장 뜨거운 차세대 반도체 공정의 핵심 기술로 부상해왔다.

실제로 선택적 원자층 증착 기술(AS-ALD)을 활용하면, 기존에서 필요로 했던 단위 공정의 스텝을 대거 생략할 수 있어, 제조 비용과 오류 발생을 획기적으로 낮출 수 있다. 또한 그동안 특정 기업이 독점해온 고가의 극자외선(EUV, Extra Ultra Violet) 노광장비 없이도 반도체 패터닝을 가능케 할 수 있다는 점에서, 산업계와 학계의 관심이 집중돼왔다.

그동안 학계와 산업계에서는 선택적 원자층 증착 기술(AS-ALD)의 구현을 위한 새로운 방식의 연구를 지속해왔지만, 실제 반도체 양산 공정에서 이 기술을 구현하는 데에는 여러 한계를 보여왔다. 관련 공정에 활용되는 여러 화학 물질과 소재에 따라 선택적 박막 형성의 정밀도가 떨어지거나, 실제 소자에 적용했을 때 전기적 성능이 떨어지는 현상이 나타났기 때문이다.

이에 아주대 공동 연구팀은 기존에 DRAM 공정에서 오랜 기간 주로 사용해 온 커패시터(Capacitor) 막의 소재 조합인 ZAZ(ZrO2/Al2O3/ZrO2) 구조의 한계를 극복하기 위해, 이 조합에 활용돼온 산화알루미늄(Al2O3)을 누설전류의 경로인 그레인 경계(grain boundary)에만 선택적으로 증착했다. 이를 통해 불필요한 산화알루미늄(Al2O3) 증착을 최소화하고 소자의 성능과 신뢰성을 효과적으로 개선할 수 있는 방법을 연구했다.

연구팀은 이산화지르코늄(ZrO2) 기판을 활용해 특정 영역에서 선택적으로 증착이 이루어지는 메커니즘을 분석하고, 효과적으로 제어할 수 있는 방법을 실험적으로 입증해냈다. 연구팀은 또한 선택적 원자층 증착을 통해 반도체 소자의 성능을 향상시키는 동시에 불필요한 누설전류를 줄일 수 있음을 확인했다.

이는 DRAM 소자의 저장 효율성을 극대화할 수 있는 가능성을 제시하며, 선택적 증착을 통해 DRAM 소자의 미세화 과정에서 발생할 수 있는 데이터 손실을 최소화할 수 있음을 보여주는 성과다.

오일권 아주대 교수는 "'선택적 원자층 증착'은 반도체 산업의 기술적 한계를 뛰어넘기 위해 꼭 필요로 하는 기술이지만 실제 공정에의 활용에는 여러 난관이 존재해왔다"라며 "이번 연구를 통해 선택적 증착과 제어가 가능함을 실험적으로 입증했다는 점에서, 반도체 공정 기술에 핵심적인 진전이 될 것"이라고 설명했다.

아주대 연구팀은 후속 연구를 통해 원자층 증착 공정을 더욱 정밀하게 제어할 수 있는 기술을 개발하고, 산업적 적용 가능성을 검토할 계획이다.

이번 연구는 '선택적 원자층 증착을 통한 차세대 전자 소자 개발(Area-Selective Atomic Layer Deposition on Homogeneous Substrate for Next-Generation Electronic Devices)'이라는 제목의 논문으로 저명 학술지 '어드밴스드 사이언스(Advanced Science)' 4월호에 게재됐다.

아주대 지능형반도체공학과 석사과정의 이민정·원병준·임영진 학생이 공동 제1저자로 참여했고, 오일권 교수가 교신저자로 함께 했다. 삼성종합기술원의 김성현·송정규 박사는 공저자로 참여했다.